This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

PRODUCTION OF DISPLAY PANEL

Patent Number:

JP2223924

Publication date:

1990-09-06

Inventor(s):

OWADA JUNICHI; others: 02

Applicant(s)::

HITACHI LTD

Requested Patent: JP2223924

Application Number: JP19890043004 19890227

Priority Number(s):

IPC Classification:

G02F1/1343; G02F1/136; H01B13/00; H01L21/3205; H01L29/784

Abstract

PURPOSE:To obtain the constitution of an electrode wiring having low resistance in a simple process by selectively impressing voltage on a conductor having comparatively high resistance so that plating, etc., is carried out and making the resistance of the conductor low.

CONSTITUTION:Patterning is performed to a 1st conductive thin film 2 so as to form a part isolated like an island and a part linked with each other. Then, voltage is impressed on a part which is necessary to make the resistance low and a 2nd conductive layer 3 is partially laminated by the technique of electrolytic plating or electrodeposition, etc. In case of using ITO(Indium Tin Oxide) as the 1st conductive thin film, it is sufficient to perform the etching process of the ITO once by laminating the 2nd conductive layer only on a wiring part between the electrode for displaying and the wiring part of the display. Since the parts having different resistance are formed by performing the patterning once, a producing process is simplified and the production of a large area panel is facilitated.

Data supplied from the esp@cenet database - I2

THIS PAGE BLANK (USPTO)

⑩ 日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A)

平2-223924

©Int. Cl. 5 G 02 F 1/1343 1/136 H 01 B 13/00 H 01 L 21/3205 29/784 識別記号 广内整理番号

Z

@公開 平成2年(1990)9月6日

7370—2H 7370—2H 7364—5G

> 6810-5F 8624-5F

H 01 L 21/88 29/78

311 A

審査節求 未請求 請求項の数 4 (全3頁)

60発明の名称

表示パネルの製造方法

500

HCB

②持 頭 平1-43004

即

②出 願 平1(1989)2月27日

⑩発 明 者 大 和 田

L 1 (1993) 5 17 1 13

茨城県日立市久慈町4026番地

充所内

⑩発明者 三上

茨城県日立市久慈町4026番地 株式会社日

株式会社日立製作所日立研

株式会社日立製作所日立研

究所内

回発 明 者 長 江

庭 治

佳

淳 一

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

死所内

勿出 願 人 株式会社日立製作所

東京都千代田区神田骏河台 4 丁目 6 登地

砂代 理 人 弁理士 小川 勝男

外2名

173 AT - 474

1. 発明の名称

表示パネルの製造方法

- 2. 特許請求の範囲
 - 1. ガラス状板上にTFTと被品とを積度してなるアクテイプマトリクス被品デイスプレイにおいて、第1の確能性辞吸の一部分を電界を印加しながら、第2の導体所を硬質した韓漁の電視配線を用いたことを特徴とした表示パネルの観測方法。
 - 2、特許請求の範囲第1項において、第1の課金 性辞談としてITO(Indium Tin Oxide)を用 いたことを特徴とする表示パネルの形成法。
 - 3. 特許舒求の範囲第1項において、第1の基準 性群以としてシリコンを用い、第2の選件層と して金属を用い、被優後に熱処理によりシリコ ン合金(シリサイド)としたことを特徴とする 表示パネルの製造方法。
 - 4. 特許請求の範囲取る項において、第2の身体 及として、自企。ニクケル。モリブデン。タン

グステンのいずれかを用いたことを特徴とする 表示パネルの製造方法。

3. 苑切の詳細な説明

【 夜菜上の利用分野】

本発明は放品を用いた平面型デイスプレイパネルの形成法に係り、詳しくは低抵抗電極配線の形成方法に関する。

(従来の技術)

ガラス等の透明基板上に排版トランジスタ (TFT)等のスインチ菓子を形成し、被品等の 電気光学物質と狭態してなる、いわゆる、アクテ イブマトリクスデイスプレイは、大師称・高紹・ 化に直したデイスプレイとして、アイ・イー・ ー・イー、プロシーディング59(1971年) 第1566(1971)に優楽されて以来、近年 に非品質シリコン(aーSi)を用いたTFTが に非品型シリコン(pーSi)を用いたTFTが とに研究関係されている。この方式により すたが10インチ以上のディスプレイまで開発さ れている。

大面積化を考慮した場合には、製造プロセスの 簡略化により、欠陥発生確立を小さく抑え、パネ ルの歩音り向上が必要となる。また、パネルの特 性から見た場合には、配体における電圧の遮延の 影響が大きくなるため、配線抵抗の低級が必須と なる。

(発明が解決しようとする課題)

この問題に対しては従来の構造では金属存該により電板を形成していたが、このためには、素者。 スパンタ等の膜形成工程とその膜の加工工程とが 必要となり、製造プロセスの簡略化に対して問題 があつた。

本発明の目的は簡易なプロセスで抵抵抗の危極 配線構造を提供することにある。

(根題を解決するための手段)

上記目的を達成するため、本発明では、パターニングした比較的抵抗の高い選体上に、選択的に 電圧を印加することにより、メジキ等を行い、低 抵抗化するようにしたものである。

を容易に形成できる。

第3 図は第2 図の変形例である。すなわち、第2 の選体層をメッキで形成するかわりに、印刷をより、からに変化を分散した提成物名を部分的に強力がはないは、からに変化を分散した投資がある。 たいのは、 2 の海体層 8 を除っては、 2 の海体層 8 を発きては、 2 の海体層 8 のパターンの割約がなくなり、 製造工程が配路化される。また第2 の源体層 8 のパターン 糖皮はそれほど特害でなくとも良いという利点もる。

(発明の効果)

本発列によれば、一回のパターニングで抵抗の 異なる部分が形成できるので製造プロセスが簡略 化され、大面積パネルの製造が容易になるという 効果がある。

4. 関面の簡単な説明

第1回は、本発明の一実施例を示す平面図および新面図、第2図は、本発明の変形例を示す新面

(实施例)


以下、本発明の一支統例を第1図により説明する。まず、第1の運和性務膜2をパターニングし、 島状に分離された部分と互いに逐結した部分とを 形成する。次に、低抵抗化が必要な部分に程圧を 印加し、電解メッキや危着等の手法により、第2 の運体層を部分的に積層する。たとえば、第1の 準低性存取としてITO(Indium Tin Oxide)を 用いれば、ディスプレイの表示用電極と配線部と で、配線部のみに第2の導体層を積層することに より、TIOのエッチング工程を1回だけで済ませることができる。


第2因は第1個の実施例の変形例である。(a) まずガラス基板上に第1の導電性得致としてシリコン稼収5を形成する。(b) 次に第2の選件層 として全属確度6をメッキ法等で秩層する。(c) 熱処理等によりシリコンと金属稼貨の合金(シリサイド) 7を形成する。(d) 余分な第2の導電 層を欹去する。


この方法により。部分的にシリサイド等の合金

図、第3図は本発明のさらに他の変形例を示す図 である。

代型人 弁理士 小川餅男







THIS PAGE BLANK (USPTO)